Diseño de Sense Amplifiers para memorias SRAM

Abstract

[spa] Durante años, la velocidad de lectura de las memorias ha sido un factor limitante para el rendimiento de otros sistemas que interactúan con ellas. Una de las soluciones implementadas actualmente para acelerar la operación de lectura es la integración junto a la celda de memoria de circuitos específicos de lectura, los Sense Amplifiers. En este proyecto se presentan cuatro topologías, tanto a nivel de esquemático como de layout, de Sense Amplifiers para memorias SRAM de 90nm. El objetivo consiste en hacer uso las distintas alternativas que hay a día de hoy para lograr la función de sensado y posteriormente comparar las topologías para ver cuál es la que mejor se ajusta a las figuras de mérito del Sense Amplifier (tiempo de lectura, consumo, offset en la entrada y área ocupada). El resultado que se obtiene finalmente es que la topología con entrada convencional en voltaje y basada en latch es la que mejor se ajusta en el cumplimiento de todas las figuras de mérito y además resulta ser la topologías más sencilla y la más fácil de habilitar por lo que se concluye que es el Sense Amplifier más recomendable.