[cat] En aquest projecte el primer objectiu és implementar un processador RISC, i per a poder realitzar-ho s’ha utilitzat el llenguatge VHDL. El segon objectiu és carregar-lo en una FPGA i fer els canvis necessaris per al seu correcte funcionament. Per a poder configurar la FPGA s’han seguit els següents passos: definició del codi VHDL, simulació, síntesis, anàlisis temporal i carregar el fitxer de programació.
Com a punt de partida s’ha agafat el processador descrit en el llibre de Henessy i Patterson [15], que és capaç d’executar les instruccions bàsiques d’un processador MIPS. A aquest s’han afegit alguns mòduls nous i s’han modificat altres per a poder executar algunes altres instruccions més a part de les bàsiques, i també s’han realitzat aquests canvis per poder implementar funcions extres i d’aquesta manera fer possible la interactuació amb el processador emprant diferents elements d’entrada i sortida de la FPGA.
A més, s’utilitza un PLL, que permet variar la freqüència a la qual treballa per defecte la FPGA i d’aquesta manera comprovar la freqüència màxima a la qual pot treballar correctament.
S’ha aconseguit implementar un processador capaç d’executar un total de 17 instruccions, tenint en compte les bàsiques, amb el qual es pot interactuar amb alguns botons i comprovar si el resultat és correcte amb alguns LEDs de la FPGA.
En el processador implementat no es pot programar la memòria, és a dir, cada vegada que es canvien les instruccions o les dades de la memòria s’ha de repetir el procés per a configurar una FPGA i es defineixen en binari. En aquest projecte no s’ha intentat implementar una manera de programar-la, ja que no forma part dels objectius.