Disseny d'un Microprocessador en una plataforma reconfigurable

Show simple item record

dc.contributor Bota Ferragut, Sebastián Antonio
dc.contributor.author Mamani Pachacopa, Arnold Mc Giver
dc.date 2018
dc.date.accessioned 2020-03-25T09:30:46Z
dc.date.available 2020-03-25T09:30:46Z
dc.identifier.uri http://hdl.handle.net/11201/151764
dc.description.abstract [spa] El estudio se centra en el diseño de un microprocesador de 12 bits [1], un diseño que va desde la creación de cada una de las partes que lo componen, pasando por la simulación de cada una de ellas hasta el ensamblaje en un solo componente al cual se llama microprocesador. Adicionalmente se ha estudiado el funcionamiento del LCD para poder visualizar los datos de los registros La finalidad de este trabajo es comprender como funciona un microprocesador, como se relacionan sus registros, como se controla el flujo de datos, como afecta y la importancia de la memoria RAM y ROM para el funcionamiento del microprocesador y finalmente como se muestran los resultados. Se hace uso de dos programas para realizar el proyecto, QUARTUS II y modelsim, se ha utilizado principalmente este ultimo para realizar el diseño y la simulación y el primero para cargar el diseño en la Placa de altera y conectar los puertos del diseño a los pines de la placa. Se ha empezado diseñando las partes mas simples como pueden ser los multiplexores o registros hasta partes mas complejas como la UP o la UC. Por otro lado también se diseña una memoria RAM la cual contiene el programa que almacena los datos y las instrucciones con las que trabaja el microprocesador. El lenguaje empleado es VHSIC and HDL (VHDL) debido a sus características de programación concurrente y a su utilidad en el diseño de componentes digitales. Con respecto a las instrucciones, algunas tardan mas ejecutarse que otras debido principalmente a su ciclo de ejecución. Además el numero de instrucciones que el microprocesador procesa esta acotado por el tamaño de la memoria ROM. El ciclo de instrucción que no es mas que la suma del ciclo de fetch y el ciclo de ejecución es fijo y no depende de la cantidad de datos a procesar Con respecto a las memorias, estas funcionan por flanco de bajada y los registros por flanco de subida aunque pueden intercambiarse pero manteniendo esa estructura debido a que los datos deben estar estables antes de ser procesados. Por otro lado el tamaño de los registros determina la cantidad de datos que el microprocesador puede procesar en un ciclo de reloj, cuanto mayor sea este mayor volumen de datos podrá procesar en un mismo tiempo. Es posible añadir nuevas instrucciones ampliando el bus de direcciones de la ROM pero este hecho conlleva tener que modificar la arquitectura del microprocesador para adaptarla a su nueva condición Es también posible mejorar el rendimiento del procesador optimizando el conjunto de instrucciones, haciendo instrucciones mas simples y no tan complejas.
dc.format application/pdf
dc.language.iso spa
dc.publisher Universitat de les Illes Balears
dc.rights all rights reserved
dc.rights info:eu-repo/semantics/openAccess
dc.subject 62 - Enginyeria. Tecnologia
dc.title Disseny d'un Microprocessador en una plataforma reconfigurable
dc.type info:eu-repo/semantics/bachelorThesis
dc.type info:eu-repo/semantics/publishedVersion
dc.subject.keywords Microprocesador
dc.subject.keywords Ciclo de instrucción
dc.subject.keywords Simulación
dc.subject.keywords Unidad de Proceso (UP)
dc.subject.keywords Unidad de Control (UC)


Files in this item

This item appears in the following Collection(s)

Show simple item record